This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

02136068

Image available

MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE

PUB. NO.:

62-052968 [JP 62052968 A]

PUBLISHED:

March 07, 1987 (19870307)

INVENTOR(s): NAKAYAMA RYOZO

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

60-192007 [JP 85192007]

FILED:

September 02, 1985 (19850902)

INTL CLASS:

[4] H01L-029/78; H01L-021/265; H01L-029/60

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS): R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 529, Vol. 11, No. 240, Pg. 100,

August 06, 1987 (19870806)

ABSTRACT

PURPOSE: To obtain an LDD structure in which left and right N(sup -) type region—are—identical self-aligningly by forming the shape of the end of a gate electrode with a taper angle larger than the incident angle of an ion beam for ion implantation.

CONSTITUTION: Field oxide films 12 and an SiO(sub 2) film 13 as a gate insulating film are formed on a substrate 11. After that, after gate electrode material, for instance polycrystalline silicon, is applied to the whole surface, a photoresist 15 is selectively left and a tapered gate electrode 14 with a taper angle of 70 deg.-80 deg. is formed by reactive ion etching with the photoresist 15 as a mask. After that, the N(sup -) type first impurity layers 16 are formed by applying ion implantation to the substrate surface with offset angle of the beam of 7 deg, with the gate electrode 14 as a mask. After a thermal oxide film 17 is formed around the gate electrode 14, a polycrystalline Si film 18, for instance, is deposited over the whole surface. Then the N(sup +) type second impurity layers 19 are formed by ion implantation with the gate electrode 14 and the polycrystalline Si film 18' on the side wall of the gate electrode 14 as masks. Then the polycrystalline Si film 18 is removed.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

007105240

WPI Acc No: 1987-105237/198715

Electric concn.-mitigated MOSFET - obtd. by forming trapezoidal gate

electrode under RIE, injecting phosphorous ion into wafer, etc.

NoAbstract Dwg 6/6

Patent Assignee: TOSHIBA KK (TOKE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 62052968 A 19870307 JP 85192007 A 19850902 198715 B

Priority Applications (No Type Date): JP 85192007 A 19850902

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 62052968 A 5

Title Terms: ELECTRIC; CONCENTRATE; MOSFET; OBTAIN; FORMING; TRAPEZOID;

GATE; ELECTRODE; RIE; INJECTION; PHOSPHOROUS: ION; WAFER;

NOABSTRACT

Index Terms/Additional Words: METAL; OXIDE; SEMI; CONDUCTOR; FIELD; EFFECT;

TRANSISTOR; REACT; ION; ETCH

Derwent Class: L03: U12

International Patent Class (Additional): H01L-021/26; H01L-029/78

File Segment: CPI; EPI

69日本国特許庁(JP)

① 特許出顧公開

@ 公 開 特 許 公 報 (A)

昭62-52968

@Int_CI_4

滋別記号

庁内整理番号

四公開 昭和62年(1987) 3月7日

29/78 H 01 L 21/265 29/60

8422-5F 7738-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

MOS型半導体装置の製造方法

題 昭60-192007 创特

題 昭60(1985)9月2日 包出

Ш 70発明

川崎市幸区小向東芝町1 株式会社東芝総合研究所内

株式会社東芝 顋 砂出

川崎市幸区堀川町72番地

外1名 弁理士 則近 景佑 74代 理

1. 発明の名称

MOS型半導体装置の製造方法

2. 存許請求の範囲

半導体基板上にゲート急級裏を介して端部がテ ーパー加工されたゲート電磁を形成する工程と、 このゲート電極をマガクに傾斜イオンピームを照 射して苗根と逆導電型の低機度不純物層を形成す る工程と、前記半導体基度表面全面に被膜を形成 ナる工程と、この被膜を適して傾斜イオンピーム を照射して装板と逆導電型の高級度不純物層を形 成する工程とを得えた事を特徴とするMOS型半 導体装置の製造方法。

3. 発明の詳細な説明

[発明の技術分野]

本発明はMOS型電界効果トランジスタの製造 方法に係り、特にトランジスタ内部の電界集中を 髪和したトランジスタの製造方法に関する。

[発明の技術的背景とその問題点]

現在MOS型選邦効果トランジスタにおいて高

集役化のためのデバイス寸法は罹災に維小化の方 向にあるが、 これに当り種々の問題が出て来てい る。その1つにドレイン五傍の電界集中の影響が ある。これは、 果子寸法が小さくたるにもかかわ らず。遠慮電圧が低級されたいために起こる。こ れによりドレイン近傍で加速された電子は、ホッ トエレクトロンや、ホットキャリア発生の原因の 1つとなっている。そして、ゲート酸化製にトラ ップされた電子は、 しきい値シフトの原因となり。 MOSトランジスタの信頼性が低下する。このよ りなドレイン近傍の電界集中を緩和させ。 ホット エレクトロンやホットキャリアの発生を弱め、さ らにしきい氣変動を減少させる方法として。種々 のデバイス構造が提案されて来た。第5図にLDD (Lighly Doped Drain) 構造を示す。これはド レインのゲート方向に不視物及度の低い p ⁻⁻ 層 を 形成し、これにより、ドレイン近傍の電界を垂和 しようとするものである。

この a ⁻ 層を形成するのにゲート電振(3)をマス タにイオン在入法を用いている。このイオン注入

特開昭62-52968 (2)

「役ではチャンネリングを防止するために基製表面 に対して5~10。 祖皮僧けてイオン住入を行な っている。このためゲート電極を強調化するため に具方性エッチングを用いて垂直の蟾邸形状にす るため、ゲート電極の左右では、イオン在入され るα = 仮域の寸法が異なってくる。第6 頃にこの 状態を示す。つまり、 a ~ 僕娘の寸法を左は # 、 右はりとした時、aくりとたる。またゲート電極 とa゚ 仏域がオフセット(cで示す)が生じる。 このaくbという様にa゚ の寸法が左右で異なる と。 n ~ は抵抗分を有しているので。ドレインと ソースを入れ換えて動作させた時の電流増標率 (gm) 等のトランジスタ特性が異なって来る。 C のため、回路が動作したくなる。また、オフセッ トはdが生じる事により、チャネル領域をゲート電 据で制御出来なくなるという問題が生じる。

との問題はウェハーの周辺部にをればせる器裏 等になるので。ウェハーの大口径になる意大きな 問題となる。

[発明の目的]

【発売の実施門】

本希明の一英雄例を第1個~第3回を用いて説 身ナる。まず、例えばP (100) の S i 英収(II) を を用意してフィールド級化膜(に2)を判えばBOX 送を用いて形成した後、何えば熟度化法によりゲ ート 毛 観 撰 と して S i O g 度 (L3) を 2 0 0 Å 程度形成 する。その後、金面にゲート電温材料として病え はPoly-81概を約4000A程度形成した後、写 実施減法を用いて選択的にフォトレジスト (15)を 残量させ、常配フォトレジスト (15) をマスクに例 えばCF。ガスとO。ガスを用いた反応性イオンエ ッチング (RIE)によりテーパ角が約70°~80° のゲート電標 (14) をテーパー形成する。その後、 ゲート電響 (14)・をマスタに 英俊表面 丘に対してど ームのオフセット角度が 7° であるイオン在入化 より例えばP⁺(リン)を50KeV 3×10¹⁸/cm² の条件で第1の不締物層 a ~ (16) を形成する。

(第15)学展》

次に例えば略重化決によりゲート電極 (14) の問題に略酸化質 (17) を約300A形成した後、全面に

この発明は高集費化においてのLDD構造の工程において自己整合的に左右の a 「製炭が等しい LDD構造を得ることを可能にした半導体装置の 製造方法を提供することを目的とする。

[発明の表表]

本発明はゲート電板の暗部形状をイオン注入の イオンピームの入射角より大きなテーパ角に形成 じて、ゲート電視の下に形成される左右の a ⁻ 領 域の寸法の違いを小さくする方法である。

[発明の効果]

本発明によれば、左右の n 「 質故の 寸法を同一 に形成する事が出来るので、ソース・ドレインを 入れ換えた時でも電流増幅率(1 m) の差がなくな るので、設計通りの T r 特性が得られる。

また a " 領域とゲート電極のオフセットも防げるので、ゲート電極でチャネル領域を制御出来なくなるという問題も妨げるので、 高信積性の電報をTr が形成出来る。

ウェハーの大口径によるTr 特性のパラツキも 数で事が出来る。

例えばPoly-Si 製 (18) を1500Å 程度设置する。 その後前記Poly-Si 製 (18) を通して、ゲート 電極 (14) およびゲート電極 (14) 調整部のPoly-Si 製 (18') をマスクにイオン注入法により例えば、 As + を200Ke Vで5×10¹⁸/Cm² の条件で、第 2の不純物層 a + (19) を形成する。(第2図参照) 次に前記Poly-Si製 (18) を例えばCF。および

及に開始 Poly-31異 (18) を例えば CF。 および O 。 ガスを用いた C D B (ケミカル・ドライ・エッチング) により飲去する。 (第 3 図 参照)

後は明知の技者により配標工器を行ない半導体 装造を製造する。

この方法によれば、10 種度のイオンピームのオフセットに対して n (16), a + (17) の不規 物層は、ゲート電極(14)に対して同じ寸法で形成 する事が出来る。このようにゲート電極のテーパ 角と同じイオンピームのオフセットが許容される 事にえる。

テーパ角をコンドロールする方法として、 特記 ゲート電流の上部に乗い不利物層を形成する事に よっても容易に形成出来る。

特開昭62-52968 (3)

例えば、Poly-Siをゲート電極として、上部に例えばP+を4×10¹⁴/cm² イオン注入し、その後パターニングする事によりテーパ角を45°,2×10¹³/cm² で30°が得られる。又 a ~ (16)の寸法(第3図のLで示す。)はPoly-Si膜(18)の膜障で容易に関則及く変化できる。又実としてPolyの他SiN、BPSG、BSP、PSG 等がつかえる。また、質を除去しなくても良い。この場合工程が短線出来る。

また従来のように関金機し工程によるRIBの ダメージが形成されないのでTrの信頼性が向上 する。

さらにフィールドの喋べりがないためフィール ド婆摩を最初に形成する時序くする必要がないた め、 微細化が出来る。

またテーパ角を育しているため、後の工程での 数収表面の平坦化が容易となり、その上の金屬配 温の新切れ等の不良も発生しなくなる。

本方法はαーCh Tr で説明したがP-Ch 。 CMOS等に応用出来る。 また、格 4 図に示す様 n 一層(24)を形成した後 蓄板と同導電型の不純物層(P)(25)を α ー層(24) の下に形成すると良い。 これによりショートチャ ネル効果を防止できるので、より微細な T r が形 成出来る。

4. 図面の簡単な説明

第1回、第2回。第3回及び第4回は本発明の 実施例の新面図、第5回、第6回は従来の断面図 である。

1 . 1 1 … S l 差板 , 1 2 … フィールド酸化製、4 . 6 . 1 3 . 1 7 , 2 2 … S i O₂ 製、5 , 1 4. 2 3 … ゲート写框、1 5 … フォトレジスト、7 . 2 , 1 9 , 2 5 … n ⁺層、3 , 1 6 . 2 4 … n ⁻層、2 6 — P ⁻ 層、1 8 … Poly-Si 複。



